市场对电子系统印刷电路板(PCB)增加密度、缩小的占位面积、提高数据速率和热管理的需求，已经成为影响当今PCB设计和制造的挑战之一，相关成本也随之增加。但一个重要的、尽管有时被忽略的考虑因素是，这些日益复杂的PCB通常需要更复杂的连接器系统。

前文提到的大多数设计因素也对连接器的设计和性能提出新的要求，包括更小的占位面积、更低高度以及更高的可靠性等，这同样也拉高了连接器的相关成本。这些严格的连接器设计参数可能会给制造商带来互斥的目标，即在管理成本的同时，还要满足对更高性能和密度的需求。

在两个配对的PCB之间进行多个连接器组的对齐，这是当前困扰连接器应用的最常见的挑战之一，通常也做得不如预期。克服之一难题，也是Samtec产品工程和互连处理小组(IPG)的当前共同的工作重心，他们在这个问题上与无数的设计和工艺工程师进行了合作。为了更加了解如何克服多个连接器组的对齐挑战，我与Samtec产品工程师Kevin Meredith进行了访谈。

DANNY：你好Kevin，你们是如何在两个配对的PCB之间进行多个连接器组的对齐的?

KEVIN：只要制造出夹层连接器和足够刚性的PCB，同时加工和组装达到精确的标称条件，那么可以在两个PCB之间成功部署无限数量的连接器。因此，公差和材料性能成为限制或驱动因素。

图1说明了这一点。多夹层连接器系统是由六个或更多器件组成的组件：主板(A)、夹层卡(B)、#1母头连接器(C)——与#1公头(D)匹配、#2母头连接器(E)——与#2公头(F)匹配。设计人员需要考量并考虑所有组件的公差，包括两个PCB(A)和(B)所经常被忽略但相关的公差。

图1：设计人员需要考量并考虑所有组件(包括PCB)的公差

DANNY：Kevin，在两个PCB上增加第二套配对互连有什么作用?

KEVIN：对于具有单个配对连接器组的应用，没有堆叠公差。在这种应用中，夹层卡是自由浮动的，并且连接器的宏观和微观对齐功能需要确保完美对齐。

但是，在相同的母夹层卡上以任何方向、任何距离将其他配对的连接器组添加到同一夹层卡上，将会引入几个公差，这些公差将叠加。对于PCB加工车间、电子制造服务以及PCB中使用的材料属性，这些公差是独特的。

图2说明了这一点。使用一个配对的连接器系统(顶部)，配对的插座和端子排可以自由捕获和自我对准。但是，使用多组(底部)时，连接器中心线现在相对彼此固定，并受到其他公差的限制。

图2：添加其他配对连接器组会引入几个公差，这些公差会叠加在一起

DANNY：听起来好像很复杂。这是如何产生的?

KEVIN：总而言之，是“小型化”导致的。 在过去25年中，连接器间距已从0.1"(约2.54 cm)减小到0.016"(0.40毫米)，这是6倍的变化。显然，公差也必须严格。

图3：典型的Samtec Gerber数据包

某些PCB的购买仅受Gerber数据包中的规范控制。可以通过这些数据包构建PCB，而无需考虑机械公差。而对于多连接器应用，此数据包必须随附单独的机械图纸，以指示原图、钻孔和布线公差。

DANNY：连接器制造商在此过程中的作用是什么?

KEVIN：以图1为例，多连接夹层卡系统将由A-F组件组成。连接器制造商仅控制连接器的公差。PCB及其处理的精确度超出了连接器制造商的控制范围。

仅就Samtec而言，我们的目标是确保我们的连接器达到或超过已发布的性能规格。为了帮助实现这一目标，我们提出了PCB公差和加工建议。如果需要，我们甚至会为PCB供应商和设备建议提供推荐。

Samtec的所有产品均受封装和产品规格的支持。这些文档中包含的信息将使最终的设备设计人员能够完成在同一张卡之间成功使用多个连接器所需的系统级公差研究。

DANNY：在这些类型的应用中，如何设置限制以确保连接器组正常工作?

KEVIN：只要不超过初始、最终以及角度、线性的偏差，连接器系统就能正常运行。超过偏差值可能会导致电路和/或绝缘体断路或损坏。Samtec通过考虑诸如绝缘体干扰、光束偏转和接触擦拭等因素来计算这些失准值。

我很想强调一件对设计人员来说很重要事，那就是进行系统公差研究以确定由他们的设计产生的连接器偏差，然后将这些结果与连接器制造商的偏差规格进行比较。

我们经常与设计人员合作以验证偏差公差堆栈，由于他们了解设计、组件公差、设备和制造能力，因此他们通常唾手可得所有必要的信息。

DANNY：一些连接器制造商提供了可选的定位销，这些定位销通常位于连接器底部的相对侧。您是否建议使用定位销?

KEVIN：对准销有助于手动放置，可用于使连接器与PCB极化。对于单连接器应用，它们不会增加整体公差。